# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2002年10月10日

出願番号 Application Number:

特願2002-297612

[ST. 10/C]:

[JP2002-297612]

出 願 人
Applicant(s):

NECエレクトロニクス株式会社

2003年 8月20日

特許庁長官 Commissioner, Japan Patent Office 今井康



 $\exists$ 

【書類名】 特許願

【整理番号】 74112712

【あて先】 特許庁長官殿

【国際特許分類】 H01L 27/04

H01L 21/822

H01L 27/108

H01L 21/8242

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号

本電気株式会社内

【氏名】 飯塚 敏洋

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号 日

本電気株式会社内

【氏名】 山本 朝恵

【特許出願人】

【識別番号】 000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】 100082935

【弁理士】

【氏名又は名称】 京本 直樹

【電話番号】 03-3454-1111

【選任した代理人】

【識別番号】 100082924

【弁理士】

【氏名又は名称】 福田 修一

【電話番号】 03-3454-1111

【選任した代理人】

【識別番号】 100085268

【弁理士】

【氏名又は名称】 河合 信明

【電話番号】 03-3454-1111

【手数料の表示】

【予納台帳番号】 008279

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9115699

【プルーフの要否】 要

# 【書類名】 明細書

【発明の名称】 キャパシタ及びその製造方法

### 【特許請求の範囲】

【請求項1】 下部電極及び上部電極との間に複数の絶縁膜の積層膜を容量 絶縁膜として挟みこんで形成されるキャパシタであって、前記容量絶縁膜は第1 絶縁膜と第2絶縁膜との積層膜を含み、前記第1絶縁膜は有機金属化合物を原料 として成膜され、膜中の残留炭素が除去された絶縁膜となっていることを特徴と するキャパシタ。

【請求項2】 前記容量絶縁膜は前記第1絶縁膜と第2絶縁膜との2層よりなることを特徴とする請求項1記載のキャパシタ。

【請求項3】 前記容量絶縁膜は中間層として前記第2絶縁膜を有し、上下層として前記第1絶縁膜を含むことを特徴とする請求項1記載のキャパシタ。

【請求項4】 前記第1絶縁膜は $Z r \chi H f_{1-\chi}O_2$ 膜(ここで、 $0 \le x \le 1$ )であることを特徴とする請求項1乃至3のいずれか一に記載のキャパシタ。

【請求項5】 前記第2絶縁膜はTi含有金属の酸化膜であることを特徴と する請求項1乃至4のいずれか一に記載のキャパシタ。

【請求項6】 前記下部電極は、窒素チタンであることを特徴とする請求項 1乃至5のいずれか一に記載のキャパシタ。

【請求項7】 下部電極及び上部電極との間に複数の絶縁膜の積層膜が容量 絶縁膜として形成されるキャパシタの製造方法であって、

前記下部電極の上にALD法(Atomic Layer Deposition)により第1の金属を含む有機金属化合物を酸化剤とともに用いて第1の金属酸化物を成膜する工程と、

前記第1の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を 除去して第1絶縁膜とする工程と、

前記第1容量絶縁膜の上にALD法により第2の金属を含有する化合物を酸化剤 とともに用いて第2の金属酸化物を成膜して第2絶縁膜とする工程と、

を有することを特徴とするキャパシタの製造方法。

【請求項8】 前記第2絶縁膜を形成する工程の後に、

前記第2絶縁膜の上にALD法により第1の金属を含む有機金属化合物を酸化剤 とともに用いて第1の金属酸化物を成膜する工程と、

前記第1の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を 除去して第3絶縁膜とする工程と、

が続くことを特徴とする請求項7記載のキャパシタの製造方法。

【請求項9】 下部電極及び上部電極との間に複数の絶縁膜の積層膜が容量 絶縁膜として形成されるキャパシタの製造方法であって、

前記下部電極の上にALD法により第2の金属を含有する化合物を酸化剤とともに用いて第2の金属酸化物を成膜して第1絶縁膜とする工程と、

前記第1絶縁膜の上にALD法により第1の金属をを含む有機金属化合物を酸化 剤とともに用いて第1の金属酸化物を成膜する工程と、

前記第1の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を除去して第2絶縁膜とする工程と、

を有することを特徴とするキャパシタの製造方法。

【請求項10】 下部電極及び上部電極との間に複数の絶縁膜の積層膜が容量絶縁膜として形成されるキャパシタの製造方法であって、

前記下部電極の上にALD法(Atomic Layer Deposition)により第1の金属を含む有機金属化合物を酸化剤とともに用いて第1の金属酸化物を成膜する工程と、

前記第1の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を除去して第1絶縁膜とする工程と、

前記第1絶縁膜の上にALD法により第2の金属を含む有機金属を酸化剤とともに用いて第2の金属酸化物を成膜する工程と、

前記第2の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を除去して第2絶縁膜とする工程と、

を有することを特徴とするキャパシタの製造方法。

【請求項11】 下部電極及び上部電極との間に複数の絶縁膜の積層膜が容量絶縁膜として形成されるキャパシタの製造方法であって、

前記下部電極の上にALD法(Atomic Layer Depositio

n) により第1の金属を含む有機金属化合物を酸化剤とともに用いて第1の金属酸化物を成膜する工程と、

前記第1酸化物膜の上にALD法により第2の金属を含む有機金属を酸化剤とともに用いて第2の金属酸化物を成膜する工程と、

前記第1および第2の金属酸化物膜を酸化雰囲気中でアニール処理を行って各々の金属酸化物膜中の残留炭素を一括除去して第1および第2の絶縁膜とする工程と、

を有することを特徴とするキャパシタの製造方法。

【請求項12】 前記第1の金属は $Zr_XHf_{1-X}$ (ここで、 $0 \le x \le 1$ ) であることを特徴とする請求項7乃至11のいずれか一に記載のキャパシタの製造方法。

【請求項13】 前記第2の金属はTiを含有するものであることを特徴と する請求項7乃至12のいずれか一に記載のキャパシタの製造方法。

【請求項14】 前記酸化剤として $O_3$ を使用することを特徴とする請求項7乃至13のいずれか一に記載のキャパシタの製造方法。

【請求項15】 前記酸化雰囲気はO 3雰囲気であることを特徴とする請求項7万至14のいずれか一に記載のキャパシタの製造方法。

# 【発明の詳細な説明】

[0001]

### 【発明の属する技術分野】

本発明は、キャパシタ及びその製造方法、特に、上下電極に金属或いは金属窒化膜を用いたMIM(Metal-Insulator-Metal)構造の薄膜キャパシタ及びその製造方法に関する。

[00002]

#### 【従来の技術】

DRAMの高集積化に伴い、キャパシタ部の面積も縮小される。このため、従来の容量絶縁膜である $SiO_2$ よりも比誘電率の大きな $Al_2O_3$ 、 $TiO_2$ 、 (Ba, Sr)  $TiO_3$ 及びPb (Zr, Ti)  $O_3$ 等が用いられている。これに加えて、リーク電流の低減のために、上下電極として貴金属を用いた高誘電率

薄膜キャパシタが開発されている。

### [0003]

先ず、高誘電率薄膜キャパシタをDRAMに用いた例についてキャパシタ形成 前後の工程に焦点を当てて説明する(第1の従来例)。

### [0004]

既知の方法に従って、シリコン基板101、素子分離絶縁膜102、ゲート酸化膜103、ゲート電極104、LDD105、拡散層106、ゲート電極104側面の絶縁膜107、コバルトサリサイド層108、Si 3N 4層109、層間絶縁膜110、接続孔111、タングステンプラグ113、ストッパー膜114、層間シリコン酸化膜115、開口部116を形成する(図13(a))。

# [0005]

次に、層間シリコン酸化膜115上に、CVD法あるいはスパッタ法により例えばTiN膜を成膜する。次に、エッチバック法により、層間シリコン酸化膜115上のTiN膜を開口部116内部にのみ残るように除去して、開口部116内部に下部電極117を形成する(図13(b))。なお、エッチバックを施す際には、開口したキャパシタ領域をレジスト膜(図示せず)で埋め込んでおくことにより下部電極117を保護する。エッチバック終了後、レジスト膜は除去する。

#### [0006]

#### [0007]

# [0008]

このキャパシタのリーク特性を図15(a)に示す。図からどの測定温度においてもリーク電流が電圧に対して大きく増加し、かつ、高温で顕著に高いリーク電流となっており、DRAMに要求されるデータ保持特性を満たすことはできない。

### [0009]

次に、上記第1の従来例のリーク特性を改善した例を第2の従来例として、説明する。第2の従来例においては、容量絶縁膜の形成方法を除いては第1の従来例とほぼ同一であるため、その詳細は省略する。

#### [0010]

第1の従来例と同様の手順により、図13(b)に示すようにMOSFET部 ~下部電極部を形成する。

### [0011]

次に、第1容量絶縁膜 2 1 8 として例えばALD法によりAl  $_2$ O  $_3$ 膜を形成する。成膜原料はトリメチルアルミニウム( $_3$ C  $_3$ C  $_3$ E  $_4$ C  $_4$ C  $_3$ E  $_4$ C  $_5$ C  $_4$ C  $_5$ C  $_4$ C  $_6$ C  $_4$ C  $_5$ C  $_6$ C  $_6$ C  $_6$ C  $_6$ C  $_6$ C  $_7$ C  $_8$ C  $_$ 

#### $[0\ 0\ 1\ 2]$

次に、第2の容量絶縁膜219として $TiO_2$ 膜を、例えばALD法により形成する(図16(a))。成膜原料は $TiCl_4$ と $H_2O$ を用いる。 $H_2O$ の代わりに $O_3$ を用いることも出来る。 $TiO_2$ 膜の膜厚は $1\sim15$  nmである。成膜温度および圧力は、それぞれ250  $C\sim400$  C および25 m $Torr\sim100$  00 mTorr である。

#### [0013]

次に、上部電極122として例えばW/TiN積層膜をCVD法、スパッタ法、あるいはALD法により形成する。次に、上記上部電極122を例えばドライエッチング法により所望の形状に加工する(図16(b))。以上により、第2の従来例のキャパシタを得る。

# [0014]

このキャパシタのリーク特性を図15(b)に示す。図からどの測定温度においてもリーク電流が第1の従来例と比較して大幅に改善されていることがわかる。しかしながら、図12に示す単位容量が第1の従来例と比較して大幅に小さくなってしまっている。

#### [0015]

以上の他に、高容量、低リーク電流のキャパシタ絶縁膜として酸化ジルコニウム  $(ZrO_2)$  一酸化チタン一酸化ジルコニウム、または、酸化ハフニウム( $HO_2$ )一酸化チタン一酸化ハフニウムが有効である旨が特許文献 1 に記載されている。

また、本発明者は、先にリーク電流の温度依存性の小さいキャパシタとして、アルミナ膜をバリア絶縁層として用いたキャパシタを特許文献2で開示している。

### [0016]

### 【特許文献1】

特開平05-13706(段落番号「0036」、図4)

### 【特許文献2】

特開2002-222934 (段落番号「0029」)

#### [0017]

### 【発明が解決しようとする課題】

しかしながら、従来例1、2に示されるキャパシタ絶縁膜は、高容量、低リーク電流を同時に満たすことはできない。特許文献1に示されるキャパシタ絶縁膜は、高容量、低リーク電流には有効であると言うものの、リーク電流の温度依存性についての記載はなく、リーク特性が具体的にどのような製造方法を用いてどの位低減されたのかが全く言及されていない。半導体デバイスの動作においては、動作温度は150℃程度まで保証する必要があり、特にロジック混載メモリーデバイスでは、動作温度が高くなってもキャパシタのリーク電流の増加を抑制することが強く要求されるため、高温でのリーク電流を低く抑える必要がある。また、特許文献2では、前述したようにアルミナ膜をバリア絶縁層として使用しているため、高容量を得ることはできない。

本発明の目的は、高容量、低リーク電流およびその低温度依存性を同時に満たす ことのできるキャパシタ及びその製造安定性に優れた製造方法を提供することに ある。

### [0018]

# 【課題を解決するための手段】

本発明のキャパシタは、下部電極及び上部電極との間に複数の絶縁膜の積層膜を容量絶縁膜として挟みこんで形成されるキャパシタであって、前記容量絶縁膜は第1絶縁膜と第2絶縁膜との積層膜を含み、前記第1絶縁膜は有機金属化合物を原料として成膜され、膜中の残留炭素が除去された絶縁膜となっていることを特徴とし、前記容量絶縁膜の一適用形態は、前記第1絶縁膜と第2絶縁膜との二層積層膜、あるいは、前記容量絶縁膜は中間層として前記第2絶縁膜を有し、上下層として前記第1絶縁膜を含むものである。

上記本発明のキャパシタにおいて、具体的には、第 1 絶縁膜は Z r  $\chi H$  f  $1-\chi O$  2 膜(ここで、 $0 \le x \le 1$ )であり、第 2 絶縁膜は T i 含有金属の酸化膜である

#### [0019]

本発明のキャパシタの製造方法は、下部電極及び上部電極との間に複数の絶縁膜の積層膜が容量絶縁膜として形成されるキャパシタの製造方法であって、下部電極の上にALD法(Atomic Layer Deposition)により第1の金属を含む有機金属化合物を酸化剤とともに用いて第1の金属酸化物を成膜する工程と、第1の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を除去して第1絶縁膜とする工程と、第1絶縁膜の上にALD法により第2の金属を含有する化合物を酸化剤とともに用いて第2の金属酸化物を成膜して第2絶縁膜とする工程と、を有することを特徴とする。

### [0020]

また、上記第2絶縁膜を形成する工程の後に、第2絶縁膜の上にALD法により第1の金属を含む有機金属化合物を酸化剤とともに用いて第1の金属酸化物を成膜する工程と、第1の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を除去して第3絶縁膜とする工程と、が続くことを特徴とする。

### [0021]

本発明のキャパシタの別の製造方法は、下部電極及び上部電極との間に複数の 絶縁膜の積層膜が容量絶縁膜として形成されるキャパシタの製造方法であって、 下部電極の上にALD法により第2の金属を含有する化合物を酸化剤とともに用いて第2の金属酸化物を成膜して第1絶縁膜とする工程と、第1絶縁膜の上にA LD法により第1の金属を含む有機金属化合物を酸化剤とともに用いて第1の金 属酸化物を成膜する工程と、第1の金属酸化物を酸化雰囲気中でアニール処理を 行って膜中の残留炭素を除去して第2絶縁膜とする工程と、を有することを特徴 とする。

### [0022]

また、本発明のキャパシタの別の製造方法として、下部電極の上にALD法により第2の金属を含有する化合物を酸化剤とともに用いて第2の金属酸化物を成膜して第1絶縁膜とする工程と、第1絶縁膜の上にALD法により第1の金属をを含む有機金属化合物を酸化剤とともに用いて第1の金属酸化物を成膜する工程と、第1の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を除去して第2絶縁膜とする工程と、を有することを特徴とする。

#### [0023]

更に本発明のキャパシタの別の製造方法として、下部電極の上にALD法(Atomic Layer Deposition)により第1の金属を含む有機金属化合物を酸化剤とともに用いて第1の金属酸化物を成膜する工程と、第1の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を除去して第1絶縁膜とする工程と、第1絶縁膜の上にALD法により第2の金属を含む有機金属を酸化剤とともに用いて第2の金属酸化物を成膜する工程と、前記第2の金属酸化物を酸化雰囲気中でアニール処理を行って膜中の残留炭素を除去して第2絶縁膜とする工程と、を有することを特徴とする。

#### [0024]

また、本発明のキャパシタの別の製造方法として、前記下部電極の上にALD 法 (Atomic Layer Deposition)により第1の金属を含む有機金属化合物を酸化剤とともに用いて第1の金属酸化物を成膜する工程と、 第1金属酸化物膜の上にALD法により第2の金属を含む有機金属を酸化剤とともに用いて第2の金属酸化物を成膜する工程と、第1および第2の金属酸化物膜を酸化雰囲気中でアニール処理を行って各々の金属酸化物中の残留炭素を一括除去して第1および第2の絶縁膜とする工程と、を有することを特徴とする。

### [0025]

上記本発明のキャパシタの製造方法において、第1の金属はZr  $\chi$ H f  $_{1-\chi}$  (ここで、 $0 \le x \le 1$ ) であり、第2の金属はT i を含有するものであることを特徴とする。また、酸化剤としてO  $_3$ を使用し、酸化雰囲気はO  $_3$ 雰囲気であることが好ましい。

### [0026]

本発明のキャパシタでは、比誘電率が25以上と高く、この膜中の電子の流れが温度依存性の小さいFowler Nordheim(F-N)トンネル機構あるいは直接トンネル電流機構によるものである第1の絶縁膜と、比誘電率が50以上と更に高いが、膜中の電子の流れが温度依存性の大きい第2の絶縁膜を積層した容量絶縁膜を使用している。そのため、高容量が得られる。また、上部電極と下部電極との間に電子の流れの温度依存性が小さい絶縁膜が容量絶縁膜の一部の厚みを形成するように介在していることで、両電極間のリーク電流の温度依存性を小さく抑えることができる。

### [0027]

また、本発明のキャパシタを製造する際に、容量絶縁膜の原料として成膜チャンバー内に液体で供給できるものを使用することにより原料の供給が安定し、均一な特性を有するキャパシタが得られる。

#### [0028]

# 【発明の実施の形態】

本発明の第1の実施形態について図1~6の製造工程断面図を参照して説明する。

#### [0029]

先ず、既知の方法に従って、シリコン基板1上の素子分離絶縁膜2で分離された領域に、ゲート酸化膜3、ゲート電極4を形成する(図1 (a))。

次に、ゲート電極4の両下脇にLDD5、拡散層6を形成して(図1(b))、MOSFETを作成する。更に、既知のサリサイド(Self Aligned Silicide;Salicide)形成手法に従って、ゲート電極4上、および拡散層6上にコバルトサリサイド層8を形成する(図1(c))。上記コバルトサリサイド層形成の手順は以下の通りである。

上記MOSFETの上面をCVD法などによりSiO 2から成る絶縁膜7により覆った後、エッチバック法によりゲート電極4側面に絶縁膜7を残しつつ、ゲート電極4および拡散層6の上面部分を露出させる(図1(b))。この後、全面をスパッタ法によりコバルト膜で覆う。この後、RTA法(Rapid

Thermal Annealing)による熱処理を行うことにより、上記ゲート電極4 および拡散層6の上面露出S i 部分と、その上層のコバルト層を反応させ、コバルトシリサイド層8を形成する。このとき、上記素子分離絶縁膜2及び絶縁膜7の上部に存在するコバルト層は未反応で残存しており、次に行うウエットエッチングにより上記未反応コバルト層のみを除去する。これによりコバルトサリサイド層8が形成される(図1(c))。

この後、CVD法などによりSi  $_3$ N  $_4$ 層  $_9$ ならびにSiO  $_2$ からなる層間絶縁膜 $_1$ 0 を成膜する。次に、上記層間絶縁膜 $_1$ 0 を貫通する接続孔 $_1$ 1 を開口する(図  $_2$  (a)、(b))。

#### [0030]

続いて、接続孔の開口した上記層間絶縁膜 10 上にタングステン層 12 を CV D法により堆積する(図 2 (c )。

#### [0031]

次に、上記タングステン層 12 をエッチバック法により層間絶縁膜 10 を露出させ、タングステンプラグ 13 を接続孔 11 内に形成する(図 3 (a))。次に、 $Si_3N_4$ 層からなるストッパー膜 14 を成膜する(図 3 (b))。さらに、ストッパー膜 14 上にプラズマ C V D 法により層間シリコン酸化膜 15 を堆積し、下部電極と接続されるタングステンプラグ 13 の上面が露出するように層間シリコン酸化膜 15 をパターニングして、キャパシタ形成領域を構成する開口部 16 を形成する(図 4 (a))。

# [0032]

次に、層間シリコン酸化膜15上に、CVD法あるいはスパッタ法により下部電極用の膜を成膜する。この膜の具体例としては、Ti膜、TiN膜、W膜、WN膜、Ru膜、Pt膜、Ir膜およびこれらの積層膜等が挙げられるが、これらに限定されるものではない。これらの中でも特にTiN膜が下地の層間シリコン酸化膜15との密着性が良好であるため好ましい。

次に、エッチバック法により、層間シリコン酸化膜15上の下部電極用膜を開口部16内部にのみ残るように除去して、開口部16内部に下部電極17を形成する(図4(b))。なお、エッチバックを施す際には、開口したキャパシタ領域をレジスト膜(図示せず)で埋め込んでおくことにより下部電極17を保護する。エッチバック終了後、レジスト膜は除去する。

## [0033]

次に、第1容量絶縁膜層として例えばALD法(Atomic Layer Deposition)により $Zr_XHf_{1-X}O_2$ 膜(ここで、 $0 \le x \le 1$ )からなる第1容量絶縁膜18を形成する。即ち、 $ZrO_2$ 膜、 $HfO_2$ 膜およびこれらの混合酸化膜のいずれかよりなる。本発明者は、当初これらの膜もリーク電流の温度依存性が大きいと考えていたが、詳細に検討した結果、室温でのリーク電流の絶対値が小さいのみならず、その温度依存性も他の比誘電率が比較的高い金属酸化膜に比べて著しく小さいことを見出した。

# [0034]

 $ZrO_2$ 膜の場合、成膜原料としてZrO 有機化合物および酸化剤を用いる。 ZrO 有機化合物の具体例としては、Zr (NCH  $_3$ C  $_2$ H  $_5$ )  $_4$ 、Zr (OC (CH  $_3$ )  $_3$ )  $_4$ 、Zr (N (CH  $_3$ )  $_2$ )  $_4$ 、Zr (N (C  $_2$ H  $_5$ )  $_2$ )  $_4$ 等が挙げられ、これらの少なくとも一つを用いればよい。酸化剤としてはO  $_3$ やH  $_2$ Oを使用することができるが、活性の強いO  $_3$ を使用すると低温で酸化が速やかに進行するのでより好ましい。

## [0035]

また、HfO2膜の場合、成膜原料としてHfの有機化合物および酸化剤を用いる。Hfの有機化合物の具体例としては、Hf(NCH3C2H5)4、Hf

 $(OC(CH_3)_3)_4$ 、 $Hf(N(CH_3)_2)_4$ 、 $Hf(N(C_2H_5)_2)_4$  (OC(CH\_3)\_3) 4、 $Hf(N(C_2H_5)_2)_4$  (OC(CH\_3)\_4 (OC(CH\_3)\_2)\_4 (OC(CH\_3)\_2)\_4 (OC(CH\_3)\_4 (OC(CH\_3)\_2)\_4 (OC(CH\_3)\_2)\_4 (OC(CH\_3)\_3) 4、 $Hf(N(C_2H_5)_2)_4$  (OC(CH\_3)\_4 (OC(C\_2H\_5)\_2)\_4 (OC(CH\_3)\_4 (OC(C\_2H\_5)\_2)\_4 (OC(C\_2H\_5)\_2)\_4 (OC(CH\_3)\_4 (OC(C\_2H\_5)\_2)\_4 (OC(C\_2H\_5)\_2 (OC(C\_2H\_5)\_2)\_4 (OC(C\_2H\_5)\_2 (OC(C\_2H\_5)\_2)\_4 (OC(C\_2H\_5)\_2 (OC(C\_2H\_5)\_2)\_4 (OC(C\_2H\_5)\_2 (OC(C\_2H\_5)\_2)\_4 (OC(C\_2H\_5)\_2 (OC(C\_

### [0036]

混合酸化膜とする場合には、上記 Zrの有機化合物とHfの有機化合物を適宜 混合して使用することができる。

## [0037]

 $Z r \chi H f_{1-\chi}O_2$ 膜(ここで、 $0 \le x \le 1$ )の原料として上記有機化合物を使用する理由は、成膜チャンバー内に液体または気体で供給できるためである。これらの原料は、外部より配管を通して成膜チャンバー内に導入される。成膜チャンバー内は減圧雰囲気となっているため、液体原料は成膜チャンバー手前で気化し、気体とした導入される。これに対して、後述する $TiO_2$ 膜の材料としては塩化物が使用可能であるが、Zr や H f の塩化物、即ち塩化ジルコニウムや塩化ハフニウムは昇華性の固体である。昇華性固体は粉末状であるため、使用に伴いその粒径が小さくなる。これに伴い粉末の表面積が変化するため昇華量も経時変化する。そのため、原料の安定供給が困難である。液体原料を使用することにより製造条件を安定させることができる。なお、常温で昇華性でない固体の原料は、原料貯蔵容器を加温することにより液体または気体とし、成膜チャンバー内に保温された配管により供給することができる。

 $ZrxHf1-xO_2$ 膜(ここで、 $0 \le x \le 1$ )の膜厚は $1 \sim 15$  nmである。成膜温度は250  $\mathbb{C} \sim 400$   $\mathbb{C}$ 、成膜圧力は25 mTorr $\sim 100$  0 mTorr  $\sim 100$ 

#### [0038]

次に、Zr  $\chi$ H f  $_{1-\chi}O$   $_{2}$ 膜(ここで、 $_{0} \le x \le 1$ )中の残留炭素を除去するために、酸化雰囲気中でアニール処理を行う。酸化雰囲気は、 $_{0} O$   $_{3} O$   $_{2}$ プラズマあるいは $_{0} O$   $_{2} O$   $_{3} O$   $_{3} O$   $_{4} O$   $_{5} O$   $_{5} O$   $_{5} O$   $_{6} O$   $_{7} O$   $_{7} O$   $_{7} O$   $_{7} O$   $_{8} O$   $_{9} O$   $_{$ 

ーク電流が増加するためである。

# [0039]

次に、上記第1容量絶縁膜18上に第2容量絶縁膜19として、TiO2膜を例えばALD法により形成する(図5 (a))。成膜原料としてはTiの化合物と酸化剤を用いる。Tiの化合物の具体例としては、Ti (O-i-C3H7)4、Ti (NCH3C2H5)4、Ti (NCH3C2H5)6、Ti (NCH3C2H5)6 (NCH3C2H5)6 (NCH3C2H5)6 (NCH3C2H5)6 (NCH3C2H5)6 (NCH3C2H5)6 (NCH3C2H5)6 (NCH3C2H5)7 (NCH3CA2H5)7 (NCH3CA2H5)7 (NCH3CA2H5)7 (NCH3CA2H5)7 (NCH3CA2H5)7 (NCH3CA2H5)7 (NCH3CA2H5)7 (NCH3CA2H5)7 (NCH3CA2H5)7 (NCH3CA2H5

#### [0040]

 $TiO_2$ 膜の代わりに他のTiを含有する金属酸化膜である $SrTiO_3$ 膜、  $(Ba,Sr)TiO_3$ 膜を形成する場合には、ストロンチウム化合物、バリウム化合物を $TiCl_4$ と併用すればよい。

### [0041]

次に、上部電極22用の膜を形成する。膜材質としては特に限定はなく、下部電極と同様のものが使用できるが、上部電極上に形成される層間絶縁膜との密着性が良好なものを用いることが好ましい。例えばTiN膜20及びW膜21の積層膜をCVD法、スパッタ法、あるいはALD法により形成することができる(図5(b))。

#### [0042]

次に、上記上部電極22をその下の第2絶縁膜19、第1絶縁膜18と共に、 例えばドライエッチング法により所望の形状に加工する。以上により、本発明に かかわる半導体装置のキャパシタ部を得る。

### [0043]

次に、既知の方法によりキャパシタ部上に層間絶縁膜23、第1配線層24、 層間絶縁膜25、第2配線層26を順次形成、加工し所望の半導体デバイスを得 る(図6(a)、(b))。

### [0044]

次に、本発明の第2の実施形態を説明する。第2の実施形態においては、第1容量絶縁膜及び第2容量絶縁膜の形成方法を除く部位は第1の実施形態と同じであるため、その詳細は省略し、第1容量絶縁膜及び第2容量絶縁膜の形成方法についてのみ記載する。

# [0045]

第1の実施形態と同様の手順により、図7(a)のように、開口部16内部に下部電極17を形成する。

### [0046]

この後、図7(b)のように、第1の実施形態では第2絶縁膜として形成した T i O 2膜を本実施形態では第1絶縁膜3 8 として形成する。この場合のT i O 2膜は、例えばALD法により形成し、第1の実施形態と同様に、成膜原料として T i C 1 4、および酸化剤として O 3あるいは H 2Oを用いる。T i O 2膜の 膜厚は  $1\sim15$  n m である。成膜温度および圧力は、それぞれ 250  $C\sim400$  C および 25 m T o r  $r\sim1000$  m T o r r r r  $r\sim5$ 

### [0047]

次に、図8 (a) のように、第1の実施形態で第1絶縁膜18として示したZr  $\chi$ H f  $_{1-X}$ O  $_{2}$ 膜 (ここで、 $_{0} \le x \le 1$ ) を第2絶縁膜39として例えばAL D法により形成する。第1の実施形態と同様に、Zr O  $_{2}$ 膜の場合、成膜原料としてZr (NCH  $_{3}$ C  $_{2}$ H  $_{5}$ )  $_{4}$ 、Zr (OC (CH  $_{3}$ )  $_{3}$ )  $_{4}$ 、Zr (N (C  $_{2}$ H  $_{3}$ )  $_{2}$ )  $_{4}$ 、 $_{4}$   $_{7}$   $_{7}$   $_{7}$   $_{8}$   $_{7}$   $_{8}$   $_{8}$   $_{8}$   $_{8}$   $_{8}$   $_{9}$   $_$ 

### [0048]

また、H f O 2膜の場合、成膜原料としH f (N C H 3 C 2 H 5) 4、H f (O C (C H 3) 3) 4、H f (N (C H 3) 2) 4、H f (N (C 2 H 5) 2) 4等の有機化合物の少なくとも一つを用いればよい。また、酸化剤としては、O 3やH 2 Oを用いることができるが、O 3が好適である。

### [0049]

混合酸化膜とする場合には、上記 Zrの有機化合物とHfの有機化合物を適宜 混合して使用することができる。

### [0050]

### [0051]

次に、Z r  $\chi$ H f  $_{1-\chi}$ O  $_{2}$ 膜(ここで、 $0 \le x \le 1$ )中の残留炭素を除去するために、酸化雰囲気中でアニール処理を行う。酸化雰囲気は、O  $_3$ 、O  $_2$ プラズマあるいはD r  $_y$  - O  $_2$ のいずれでも良い。 $_2$  アニール温度は $_3$  50  $_2$  50  $_3$  で  $_3$  7  $_4$  50  $_5$  7  $_5$  7  $_5$  7  $_5$  8  $_5$  8  $_5$  8  $_5$  8  $_5$  8  $_5$  8  $_5$  8  $_5$  8  $_5$  8  $_5$  8  $_5$  8  $_5$  8  $_5$  9  $_5$  8  $_5$  9  $_5$  8  $_5$  9  $_5$  8  $_5$  9  $_5$  8  $_5$  9  $_5$  8  $_5$  9  $_5$  8  $_5$  9  $_5$  8  $_5$  9

# [0052]

この後は、第1の実施形態と同じ工程に従って本発明に係わる第2の実施形態の半導体装置のキャパシタ部を得る(図8(b))。

## [0053]

次に、本発明の第3の実施形態を説明する。第3の実施形態においては、第1 絶縁膜及び第2絶縁膜の形成順序も第1の実施形態と同じであり、さらにその上 に第3絶縁膜を設ける点のみが異なるため、その他の工程の詳細説明は省略し、 第1絶縁膜、第2絶縁膜及び第3絶縁膜の形成方法についてのみ記載する。

#### [0054]

第1の実施形態と同様の手順により、図4(b)のように、開口部16内部に 下部電極17を形成する。

# [0055]

# [0056]

また、HfO2膜の場合、成膜原料としてHfO有機化合物および酸化剤を用いる。HfO有機化合物の具体例としては、Hf(NCH3C2H5)4、Hf(OC(CH3)3)4、Hf(N(CH3)2)4、Hf(N(C2H5)2)4、Hf(N(C2H5)2)6 3やH2Oを使用することができるが、活性の強いO3を使用すると低温で酸化が速やかに進行するのでより好ましい。

# [0057]

混合酸化膜とする場合には、上記Zrの有機化合物とHfの有機化合物を適宜 混合して使用することができる。

# [0058]

Zr  $\chi$ H f  $_{1-\chi}O$   $_{2}$ 膜(ここで、 $0 \le x \le 1$ )の膜厚は $1 \sim 1$  5 n m である。 成膜温度は2 5 0  $\mathbb{C} \sim 4$  0 0  $\mathbb{C}$  、成膜圧力は2 5 m  $\mathbb{T}$  o r r  $\sim 1$  0 0 o m  $\mathbb{T}$  o r r  $\sim 3$   $\sim$ 

# [0059]

次に、Z r  $\chi$ H f  $_{1-\chi}$ O  $_{2}$ 膜(ここで、 $0 \le x \le 1$ )中の残留炭素を除去するために、酸化雰囲気中でアニール処理を行う。酸化雰囲気は、O 3、O 2プラズマあるいはD r y -O 2のいずれでも良い。アニール温度は3 50  $\sim$  500  $\mathbb{C}$ 、アニール時間は5  $\sim$  30分間である。好適には、O 3雰囲気、4 50 $\mathbb{C}$ 、1 0分間である。

# [0060]

この後、第1の実施形態において第2絶縁膜19として用いた $TiO_2$ 膜を、例えばALD法により形成する。成膜原料としては例えば $TiC1_4$ と酸化剤である $O_3$ または $H_2O$ を用いることができる。 $TiO_2$ 膜の膜厚は $1\sim15nm$ である。成膜温度および圧力は、それぞれ250  $\mathbb{C}\sim400$   $\mathbb{C}$ および $25mTo_1$   $\mathbb{C}$   $\mathbb{C}$ 

# [0061]

次に、図6に示すように、第1絶縁膜18と同様にZrxHf1-xO2膜(ここで、 $0 \le x \le 1$ )を第3絶縁膜58として、例えばALD法により再度第2絶縁膜19上に形成する。成膜原料には上述の1回目の第1の絶縁膜形成時と同じものを用いてもよいし、変更してもよい。即ち、第1の絶縁膜と第3の絶縁膜の組成は同じでも相違していてもよい。

### [0062]

次に、第3 絶縁膜 58 としてのZr  $\chi H$   $f_{1-\chi O}$  2 膜(ここで、 $0 \le x \le 1$ )中の残留炭素を除去するために、酸化雰囲気中でアニール処理を行う。酸化条件は第1回目の第1 絶縁膜成膜後に行われたものと同じであり、 $O_3$ 、 $O_2$ プラズマあるいは $Dry-O_2$ のいずれの酸化雰囲気で、アニール温度は $350\sim 50$ 0 C、アニール時間は $5\sim 30$  分間である。好適には、 $O_3$ 雰囲気、450 C、10 分間である。

# [0063]

この後は、第1の実施形態と同じ工程に従って本発明に係わる第3の実施形態の半導体装置のキャパシタ部を得る(図9(b))。

#### [0064]

以上の第1、2、3の実施形態のキャパシタのリーク電流特性を図10、11に、また単位容量値を図12に示す。図10、11は、いずれも第1の絶縁膜が $ZrO_2$ 膜の例であるが、 $HfO_2$ 膜を使用した場合も殆ど同等である。いずれのリーク電流特性も電圧依存性が小さく、かつ第1の従来例(図15参照)に比べて低レベルに抑えられていることがわかる。また、単位容量値は第2の従来例(図12参照)に比べて大きくなっていることがわかる。なお、第3の実施形態では、第1および2の実施形態に比べて単位容量値は多少小さくなっている。こ

れは、容量絶縁膜が3層構造であるため厚みが厚いこと、比誘電率の高いHfO 2膜の容量絶縁膜の総厚に対する割合が小さいことに対応している。リーク電流 特性に殆ど相違がないことから、2層構造の方が有利といえる。

### [0065]

第1の絶縁膜および第2の絶縁膜材料として共に有機金属化合物を使用する場合は、各々に対応する金属酸化物を成膜後別々にアニール処理してもよいが、各々に対応する金属酸化物を積層後一括してアニール処理することも可能である。また、第3の実施形態に示したようにTiCl4を原料として使用した容量絶縁膜を中間層として含有する場合にも、最終の酸化物を成膜後一括アニールすることができる。即ち、本発明の容量絶縁膜を複数積層構造とするキャパシタの製造方法では、最終の有機金属化合物を原料として酸化物を成膜後アニール処理する工程が必須であるが、それ以前の酸化物成膜後にはアニール処理をしなくてもよい。

### [0066]

# 【発明の効果】

本発明のキャパシタ及びその製造方法においては、有機金属化合物原料を成膜して得られる $Zr_XHf_{1-X}O_2$ 膜(ここで、 $0 \le x \le 1$ )とTi を含有する金属酸化膜との積層膜を容量絶縁膜として用い、かつ、容量絶縁膜中の残留炭素を酸化雰囲気中のアニールにより除去しているために、誘電率が高く、しかもリーク電流およびその温度依存性の小さい容量絶縁膜とすることができ、DRAMに最適なキャパシタを提供することができる。

#### [0067]

また、容量絶縁膜の原料として液体または気体で成膜チャンバー内に供給できるものを使用するため、原料の供給が安定し、その結果特性の均一なキャパシタを得ることができる。

# 【図面の簡単な説明】

#### 【図1】

本発明の第1の実施形態のキャパシタの製造方法を示す製造工程断面図である

【図2】

図1に続く製造方法を示す製造工程断面図である。

【図3】

図2に続く製造方法を示す製造工程断面図である。

【図4】

図3に続く製造方法を示す製造工程断面図である。

【図5】

図4に続く製造方法を示す製造工程断面図である。

【図6】

図5に続く製造方法を示す製造工程断面図である。

【図7】

本発明の第2の実施形態のキャパシタの製造方法を示す製造工程断面図である

【図8】

図7に続く製造方法を示す製造工程断面図である。

【図9】

本発明の第3の実施形態のキャパシタの製造方法を示す製造工程断面図である

【図10】

本発明の第1、2の実施形態のキャパシタのリーク特性を示すグラフである。

【図11】

本発明の第3の実施形態のキャパシタのリーク特性を示すグラフである。

【図12】

本発明の第1、2、3の実施形態及び第1、2の従来例のキャパシタのメモリセル当たりの容量値を比較するためのグラフである。

【図13】

第1の従来例のキャパシタの製造方法を示す製造工程断面図である。

【図14】

図13に続く製造方法を示す製造工程断面図である。

## 【図15】

第1、2の従来例のキャパシタのリーク特性を示すグラフである。

# 【図16】

第2の従来例のキャパシタの製造方法を示す製造工程断面図である。

## 【符号の説明】


- 1、101 シリコン基板
- 2、102 素子分離絶縁膜
- 3、103 ゲート酸化膜
- 4、104 ゲート電極
- 5, 105 LDD
- 6、106 拡散層
- 7、107 絶縁膜
- 8、108 コバルトサリサイド層
- 9、109 窒化膜(Si 3N 4)層
- 10、110 層間絶縁膜
- 11、111 接続孔
- 12、112 タングステン層
- 13、113 タングステンプラグ
- 14、114 ストッパー膜
- 15、115 層間シリコン酸化膜
- 16、116 開口部
- 17、117 下部電極
- 18、38、118 第1絶縁膜
- 19、39、119 第2絶縁膜
- 20、120 TiN膜
- 21、121 W膜
- 22、122 上部電極
- 23、25、123、12 層間絶縁膜
- 24、124 第1配線層


26、126 第2配線層


58 第3絶縁膜

【書類名】 図面


【図1】









【図2】




【図3】







【図4】





【図5】






【図6】







【図7】





【図8】






【図9】







【図10】




第1の実施形態のIV特性




第2の実施形態のIV特性




第3の実施形態のIV特性




【図13】




【図14】






【図15】





第1の従来例のIV特性



第2の従来例のIV特性

【図16】





【書類名】 要約書

# 【要約】

【課題】 DRAMのキャパシタに用いられる容量絶縁膜には高い誘電率と共に小さいリーク電流およびその温度依存性を満たすことが要求される。

【解決手段】層間シリコン酸化膜15上のTiN膜を開口部16内部にのみ残るようにして、開口部16内部に下部電極17を形成し、続いて、有機金属化合物原料を成膜して得られる $Zr_XHf_{1-X}O_2$ 膜(ここで、 $0 \le x \le 1$ )18と、Ti含有金属酸化膜19との積層膜を容量絶縁膜として用い、かつ、容量絶縁膜中の残留炭素を酸化雰囲気中のアニールにより除去して、誘電率に加えてリーク電流の低い容量膜を形成し、DRAMに最適なキャパシタを提供する。

【選択図】 図6

認定・付加情報

特許出願の番号 特願2002-297612

受付番号 50201529901

書類名 特許願

担当官 第五担当上席 0094

作成日 平成14年10月11日

<認定情報・付加情報>

【提出日】 平成14年10月10日

ページ: 1/E

【書類名】 出願人名義変更届(一般承継)

【あて先】 特許庁長官殿

【事件の表示】

【出願番号】 特願2002-297612

【承継人】

【識別番号】 302062931

【氏名又は名称】 NECエレクトロニクス株式会社

【承継人代理人】

【識別番号】 100109313

【弁理士】

【氏名又は名称】 机 昌彦

【提出物件の目録】

【物件名】 承継人であることを証明する登記簿謄本 1

【援用の表示】 平成15年1月10日提出の特願2002-31848

8の出願人名義変更届(一般承継)に添付のものを援用

する。

【包括委任状番号】 0215753

【プルーフの要否】 要

# 認定・付加情報

特許出願の番号 特願2002-297612

受付番号 50300028314

書類名 出願人名義変更届(一般承継)

担当官 鈴木 夏生 6890

作成日 平成15年 2月20日

<認定情報・付加情報>

【提出日】 平成15年 1月10日

# 特願2002-297612

# 出願人履歴情報

識別番号

[000004237]

1. 変更年月日 [変更理由]

1990年 8月29日 新規登録

住所

東京都港区芝五丁目7番1号

氏 名 日本電気株式会社

特願2002-297612

# 出願人履歴情報

識別番号

[302062931]

1. 変更年月日

2002年11月 1日

[変更理由]

新規登録

住 所

神奈川県川崎市中原区下沼部1753番地

NECエレクトロニクス株式会社 氏 名